▲ 정용진 교수

【브레이크뉴스 충북】김병주 기자=한국교통대학교 신소재공학전공 정용진 교수와 영남대 화학공학부 김세현 교수 공동연구팀은 유기집적회로용 게이트 절연막의 프린팅 공정 기술을 개발했다고 19일 밝혔다.

게이트 절연막은 트랜지스터 및 논리회로 소자의 게이트 전극과 반도체 채널층 사이에 주로 삽입되어 전류를 제어하는데 기여하는 소재로 쓰임에 따라 유전특성이 조절된 다양한 소재가 범용돼 왔다.

차세대 전자소자의 유연 특성 부여와 공정단가 절감을 위해 게이트 절연막 소재의 용액공정화와 효과적인 패터닝이 필요한 상황으로 인쇄기술을 접목한 연구개발이 활발히 진행되고 있다.

정용진 공동연구팀은 다양한 게이트 절연막 후보 소재를 전기수력학 프린팅 공정을 통해 효과적으로 패터닝하여 트랜지스터의 게이트 전극과 반도체 채널층의 누설전류를 방지하고 소자 성능을 제어할 수 있는 기술을 개발했다.

또 저유전성·고유전성 절연막 소재 뿐 아니라 유기물 강유전체, 유·무기 나노하이브리드 절연막 소재에 이르는 다양한 소재를 선택적으로 패터닝하여 하나의 기판 위에 n-형, p-형 트랜지스터, 메모리 소자 각각에 적합한 절연막을 가진 회로를 구현하고 단위소자의 구동전압 및 기능 특성을 확인했다.

연구팀은 공정 기술 연구를 확장시켜 유연 기판 위에 메모리 소자와 구동소자을 집적하거나 NAND, NOR 와 같은 논리회로 소자를 제작해 유연 집적 회로의 실제적 상용화를 위한 공정 단가 절감 기술의 적용 가능성을 확인했다.

정용진 교수는 “이번 연구로 유연 집적 회로에 필수적으로 사용되는 유전특성이 조절된 다양한 절연막 소재의 선택적 패터닝 기술의 가능성을 확인하였고, 향후 지속적인 연구를 통해 회로의 집적도와 성능을 증가시켜 차세대 유연 웨어러블 전자소자의 상용화를 더욱 앞당기도록 노력하겠다”고 말했다.

이번 연구 결과는 소재 관련 저널인 ACS Applied Materials and Interfaces 1월호에 게재됐고, 정용진 교수는 교신저자로 참여했다.

아래는 위의 글을 구글번역이 번역한 영문의 <전문>이다. [Below is an English <Full text> translated by Google Translate.]

Korea National University of Transportation, Professor Jeong Yong-jin, and other research teams developed'gate insulation layer material selective printing process technology'

[Break News Chungbuk] Reporter Kim Byeong-ju = Korea National University of Transportation's new material engineering professor Jeong Yong-jin and Yeungnam University's Chemical Engineering Department Professor Kim Se-hyun's joint research team announced on the 19th that they developed a printing process technology for gate insulating films for organic integrated circuits.

As the gate insulating film is mainly inserted between the gate electrode of the transistor and logic circuit device and the semiconductor channel layer and is used as a material contributing to controlling the current, various materials with controlled dielectric properties have been widely used.

In order to impart flexible characteristics of next-generation electronic devices and reduce processing costs, research and development incorporating printing technology are actively progressing in a situation where solution processing and effective patterning of gate insulating film materials are required.

The joint research team of Jeong Yong-jin has developed a technology that can effectively pattern various gate insulating film candidate materials through an electrohydrodynamic printing process to prevent leakage current in the gate electrode of the transistor and the semiconductor channel layer, and to control device performance.

In addition, by selectively patterning a variety of materials including low-dielectric and high-dielectric insulating film materials as well as organic ferroelectric and organic/inorganic nanohybrid insulating film materials, it has an insulating film suitable for each of n-type, p-type transistors and memory devices on one substrate. The circuit was implemented and the driving voltage and functional characteristics of the unit device were checked.

The research team expanded the process technology research to integrate memory devices and driving devices on a flexible substrate, or fabricated logic circuit devices such as NAND and NOR to confirm the applicability of process cost reduction technology for practical commercialization of flexible integrated circuits.

Professor Yongjin Jeong said, “This research confirmed the possibility of selective patterning technology for various insulating film materials with controlled dielectric properties, which are essential for flexible integrated circuits, and by increasing the integration and performance of circuits through continuous research in the future, I will try to accelerate the commercialization of the device.”

The results of this study were published in the January issue of ACS Applied Materials and Interfaces, a journal related to materials, and Professor Yong-jin Chung participated as the corresponding author.